Thông tin tài liệu


Title: Tối ưu hóa và đánh giá hiệu năng của tổ chức cache trong hệ thống vi xử lý thế hệ sau
Authors: Hồ Văn Phi
Advisor: Hồ Khánh Lâm
Nguyễn Viết Nguyên
Keywords: Hệ thống vi xử lý; Tổ chức cache
Issue Date: 2014
Publisher: Trường Đại học Bách Khoa Hà Nội
Abstract: Luận án trình bày tổng quan về kiến trúc chip đa xử lý, đa luồng. Nghiên cứu tổ chức cache, chính sách thay thế cache trong kiến trúc chip đa xử lý, đa luồng. Phân tích đánh giá hiệu năng, giải pháp tối ưu hóa điện năng của tổ chức cache trong kiến trúc chip đa xử lý, đa luồng.
Description: Luận án tiến sỹ Chuyên ngành: Kỹ thuật Viễn thông; Mã số: 62520208
URI: http://dlib.hust.edu.vn/handle/HUST/5372
Appears in Collections:Ts-Điện tử viễn thông
ABSTRACTS VIEWS

6

VIEWS & DOWNLOAD

2

Files in This Item:
Thumbnail
  • 277073.pdf
      Restricted Access
    • Size : 30,36 MB

    • Format : Adobe PDF

  • Thumbnail
  • 277073-TT.pdf
      Restricted Access
    • Size : 798,1 kB

    • Format : Adobe PDF



  • Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.